| Titre : | vérification d'un soc à base d'un processeur ARM | | Type de document : | projet fin études | | Auteurs : | Hamza EL MARIOUH, Auteur | | Année de publication : | 2017 | | Langues : | Français (fre) | | Catégories : | Systèmes embarqués et mobiles
| | Index. dĂ©cimale : | 1791/17 | | RĂ©sumĂ© : | Les défis du système sur une vérification de puce (SoC) deviennent de plus en plus complexes car la technologie de processus submicronique réduit la taille la taille, ce qui permet aux architectes de systèmes d'inclure plus de fonctionnalités dans une solution à puce unique. Un défaut fonctionnel se réfère aux ensembles de caractéristiques, aux protocoles ou aux paramètres de performance qui ne sont pas conformes aux spécifications du SoC. Certains des défauts fonctionnels peuvent être résolus par des solutions de rechange de logiciel, mais certains nécessitent des révisions du silicium. La révision du silicium coûte non seulement des millions de dollars, mais aussi des effets sur le marché, la qualité et les engagements des clients. Le travail du silicium pour la première révision des SoC nécessite une stratégie de vérification de module, de puce et de système robuste pour découvrir les défauts logiques et temporels avant le schéma. Différentes techniques sont nécessaires à chaque niveau (module, puce et système) pour effectuer la vérification. En outre, la vérification devrait quantifier avec un métrique à chaque hiérarchie afin d'évaluer les trous fonctionnels et de l'aborder. La mesure de vérification peut être une combinaison de couverture de code, couverture fonctionnelle, couverture d'assertion, couverture de protocole, couverture d'interface et couverture de système. Une stratégie de vérification réussie exige également que le banc d'essai soit évolutif, configurable, réutilise les tests fonctionnels, l'intégration avec les outils et enfin la liaison avec la validation. Le but de mon projet est de créer un environnement de test pour vérifier un system on chip. Cet environnement contient des tests en langage C pour le débogage du processeur, et un code RTL écrit en verilog pour générer les signaux de contrôle et les vecteurs de tests |
vérification d'un soc à base d'un processeur ARM [projet fin études] / Hamza EL MARIOUH, Auteur . - 2017. Langues : Français ( fre) | Catégories : | Systèmes embarqués et mobiles
| | Index. dĂ©cimale : | 1791/17 | | RĂ©sumĂ© : | Les défis du système sur une vérification de puce (SoC) deviennent de plus en plus complexes car la technologie de processus submicronique réduit la taille la taille, ce qui permet aux architectes de systèmes d'inclure plus de fonctionnalités dans une solution à puce unique. Un défaut fonctionnel se réfère aux ensembles de caractéristiques, aux protocoles ou aux paramètres de performance qui ne sont pas conformes aux spécifications du SoC. Certains des défauts fonctionnels peuvent être résolus par des solutions de rechange de logiciel, mais certains nécessitent des révisions du silicium. La révision du silicium coûte non seulement des millions de dollars, mais aussi des effets sur le marché, la qualité et les engagements des clients. Le travail du silicium pour la première révision des SoC nécessite une stratégie de vérification de module, de puce et de système robuste pour découvrir les défauts logiques et temporels avant le schéma. Différentes techniques sont nécessaires à chaque niveau (module, puce et système) pour effectuer la vérification. En outre, la vérification devrait quantifier avec un métrique à chaque hiérarchie afin d'évaluer les trous fonctionnels et de l'aborder. La mesure de vérification peut être une combinaison de couverture de code, couverture fonctionnelle, couverture d'assertion, couverture de protocole, couverture d'interface et couverture de système. Une stratégie de vérification réussie exige également que le banc d'essai soit évolutif, configurable, réutilise les tests fonctionnels, l'intégration avec les outils et enfin la liaison avec la validation. Le but de mon projet est de créer un environnement de test pour vérifier un system on chip. Cet environnement contient des tests en langage C pour le débogage du processeur, et un code RTL écrit en verilog pour générer les signaux de contrôle et les vecteurs de tests |
|
179/00 
Faire une suggestion Affiner la recherche
vérification d'un soc à base d'un processeur ARM / Hamza EL MARIOUH
